toshiba snakker om 5-bit-per-celle (plc) flashminne - Toshiba

Toshiba snakker om 5-bit-per-Cell (PLC) flashminne



Toshiba at the Flash Memory Summit announced they've managed to develop a 5-Bit-per-Cell memory solution Based on its BiCS 4 flash memory technologies, the feat was achieved using a modified module of Quad-Level Cell (QLC) memory. This shows the technology is not only feasible, but has room for improvement, since an adapted QLC technology will always be inferior to a natively-developed, Penta-Level Cell (PLC) solution.

For å oppnå denne muligheten til å lagre en ekstra bit med informasjon per celle (sammenlignet med QLC), er et nytt nivå av spenningsforfining nødvendig: cellen må kunne endre sin tilstand i henhold til en av 32 spenningstilstander, som igjen , må leses riktig av flash-minnekontrolleren. Dette reduserer cellens ytelse og utholdenhet (som en økning i antall biter per celle), og vil kreve et antall løsninger for å dempe og kompensere for denne reduserte ytelsen. Imidlertid har tetthet blitt en økende bekymring fra produsentene, derav den fortsatte utviklingen av dypere, mer variabel spenningstilstander som gjør det mulig å lagre enda mer informasjon i det samme silisiumområdet. Høyere tetthet betyr billigere løsninger, men tettheten økt på en slik måte har kjente avveininger som det er blitt snakket mye om siden overgangen fra Single-Level Cell (SLC) til den (i dag allestedsnærværende) QLC.
Source: Tom's Hardware