Intels prosess veikart blir oppdatert med planer om å gå tilbake til to års kadens



During the IEDM event hosted by the IEEE organization, ASML's CEO, Martin van den Brink, took the stage to elaborate more on ASML's vision of the future of semiconductors. When talking about the future of semiconductors, Mr. Brink started talking about Intel and their vision for the future. Intel's slides were showing many things including backporting of IP to older processes and plan to go back to 'tick-tock' two-year cadence to restore the previous confidence in Intel's manufacturing capabilities.

Kanskje en av de mest interessante merknadene om presentasjonen er det faktum at Intel jobber hardt for å realisere sine planer om å bringe tilbake en to år lang trinn på 'tick-tock' prosessrealisering. Det betyr at Intel i fremtiden, antagelig etter 10 nm debutproblemer er løst, ønsker å gjøre den gamle prosessen og optimaliseringstaktikken. Et lysbilde (vist nedenfor) med tittelen 'In Moore We Trust' snakker mye om Intels fremtidige planer, og viser få ting spesielt: Intels kommende 10 nm ++ og 10 nm +++ noder, og muligheten for backporting. Når det gjelder 10 nm ++ og 10 nm +++ noder, viser Intel at de allerede jobber med forbedrede versjoner av 10 nm + node som brukes i Ice Lake chips, slik at nye og forbedrede versjoner av 10 nm node vil være klare for høyere frekvenser og bedre ytelse . Den nåværende versjonen av 10 nm + node er ikke veldig kapabel med frekvens, siden det foreløpig bare er en Ice Lake SKU som kan nå 4 GHz, mens nåværende 14 nm produkter er i stand til å nå 5 GHz med letthet. Disse kommende nodene er ment å løse dette problemet ved å tilby raskere transistorer.

I tillegg vil nå tilbakeportering produsere node, ikke bare IP lenger. Så langt snakket Intel om backporting som et middel til å levere ny IP bygget for 10 nm for eksempel til eldre prosess som 14 nm om nødvendig. Imidlertid viser det nye lysbildet intensjonen til Intel om å bruke backporting-teknikker på en halvlederprosess. For eksempel kan 7 nm bli tilbakeportert til 10 nm node i form av 10 nm +++, slik at den fremdeles offisielt er 10 nm etter Intels standarder, men har overordnede transistorforbedringer som skulle frigis på 7 nm node.

Intel utvikler også nye noder som kommer til å bli utgitt så langt som ti år fra nå. Nedenfor vises noden på 1,4 nm, planlagt for utgivelse i 2029 når den visstnok vil bli lansert. Noden på 1,4 nm skal visstnok ha en tetthet på 1,6 milliarder transistorer per kvadrat millimeter, noe som tilsvarer mange av de tidlige 14 nm Broadwell CPU-ene. Det er utenkelig å tenke på så fjerne teknologier nå, pluss at all informasjon som vises, som veikartet viser, kan endres.
Source: WikiChip