amd zen 3 kunne by ccx farvel, funksjon oppdatert smt - Amd

AMD Zen 3 kan by CCX Farewell, Feature Update SMT

With its next-generation 'Zen 3' CPU microarchitecture designed for the 7 nm EUV silicon fabrication process, AMD could bid the 'Zen' compute complex or CCX farewell, heralding chiplets with monolithic last-level caches (L3 caches) that are shared across all cores on the chiplet. AMD embraced a quad-core compute complex approach to building multi-core processors with 'Zen.' At the time, the 8-core 'Zeppelin' die featured two CCX with four cores, each. With 'Zen 2,' AMD reduced the CPU chiplet to only containing CPU cores, L3 cache, and an Infinity Fabric interface, talking to an I/O controller die elsewhere on the processor package. This reduces the economic or technical utility in retaining the CCX topology, which limits the amount of L3 cache individual cores can access.

Denne og mer saftige detaljene om 'Zen 3' ble lagt ut av en lekkert (senere slettet) teknisk presentasjon av selskapet CTO Mark Papermaster. På EPYC-siden av tingene vil AMDs designinnsats bli spiss i spissen av 'Milan' flerbrikkemodul, med opptil 64 kjerner fordelt på åtte 8-kjerne chipletter. Papermaster snakket om hvordan de enkelte chiplets vil ha 'enhetlige' 32 MB cache på siste nivå, noe som betyr en avskrivning av CCX-topologien. Han detaljerte også en oppdatert SMT-implementering som dobler antall logiske prosessorer per fysisk kjerne. I / O-grensesnittet til 'Milan' vil beholde PCI-Express gen 4.0 og åtte-kanals DDR4 minne-grensesnitt.

'Milan' forventes å se en Q3-2020-debut med EPYC. Omtrent på samme tid, AMD benytter seg av 'Genoa', selskapets neste generasjons prosessor som innvarsler en helt ny enterprise socket kalt SP5. En ny stikkontakt gir AMD muligheten til å oppdatere og utvide I / O, for eksempel å øke bredden på minnegrensesnittet, legge til enda flere PCIe-baner, etc. SP5-plattformen sammen med 'Genoa' kunne se lyset innen 2021-22.
Source: Tom's Hardware